發簡信
IP屬地：陜西
-
7系列FPGA中有關IOSTANDARD警告和錯誤的處理方法
在用Xilinx Kintex-7 FPGA的Aurora IP核時，發現他的例程無法生成bit文件，錯誤信息如下： Xilinx官網對此的回復...
-
FPGA的亞穩態1. 應用背景 1.1 亞穩態發生原因 在FPGA系統中，如果數據傳輸中觸發器的Tsu和Th不滿足，或者復位過程中復位信號的釋放相對于有效時鐘沿...
-
FPGA復位——同步復位和異步復位
其他參考資料：FPGA中復位信號的設計FPGA同步復位異步復位異步復位同步釋放---關于復位的問題FPGA同步復位，異步復位以及異步復位同步釋放...
-
時鐘分頻之奇分頻（5分頻）
來源：[原創][FPGA]時鐘分頻之奇分頻（5分頻） 其實現很簡單，主要為使用兩個計數模塊分別計數，得到兩個波形進行基本與或操作完成。直接貼出代...
-
FPGA狀態機其他參考：主要是區分moore狀態機和mealy狀態機的。[原創][FPGA]有限狀態機FSM學習筆記（一）[轉載][FPGA]有限狀態機FSM...
-
扇入（fan-in）和扇出（fan-out）
來源：FPGA 扇入扇出 The number of circuits that can be fed input signals from a...
-
Verilog循環語句在Verilog HDL中存在著四種類型的循環語句，用來控制執行語句的執行次數。其語法和用途與C語言很類似 forever 連續執行過程語句。 ...
-
典型FPGA開發流程FPGA的設計流程就是利用EDA開發軟件和編程工具對FPGA芯片進行開發的過程。FPGA的開發流程一般如下圖所示，包括電路設計、設計輸入、功能仿...
-
防止FPGA設計中綜合后的信號被優化來源：5.防止FPGA設計中綜合后的信號被優化 隨著FPGA設計復雜程度越來越高，芯片內部邏輯分析功能顯得越來越重要。硬件層次上的邏輯分析儀價格...